擴頻通信以其抗干擾能力強、保密性好、信號易隱蔽等優(yōu)點，在現(xiàn)代通信中得到了廣泛的應(yīng)用。擴頻類型主要包招直擴(DS)，跳頒(FH)和跳時(TH)。DS/FH綜合了直擴和跳頻的優(yōu)點，成為現(xiàn)在廣泛應(yīng)用的一種擴頻方式．此外，信啟在傳遞過程中面臨著被竊取、篡改和破壞的危險，信息安全問題也就顯得格外重要，為此我們在DS/FH混頻通信的基礎(chǔ)上對其進行3DES加密，能夠很好的保證信息安全地從發(fā)送方傳輸?shù)浇邮辗健?/p>

一、DS/FH混頻的實現(xiàn)

DS/FH混合擴頻系統(tǒng)的原理圖如圖1所示。

由圖1可知：在發(fā)送端，首先PN碼對需要發(fā)送的信號進行擴頻，然后再去調(diào)制跳變頻率，該跳變頻率是由PN碼II控制的頻率合成器產(chǎn)生的，最后被放大后發(fā)送出去．在接收端，第一步是通過解跳得到一個固定中頻的DSSS信號，接著對其進行解擴，送至解調(diào)器，最后將傳送的信號解調(diào)出來。

二、數(shù)據(jù)文件加密的實現(xiàn)

數(shù)據(jù)文件加密的整體框圖如圖2所示。

整個系統(tǒng)的工作流程為：首先，控制器的作用是控制需要加密的明文數(shù)據(jù)在指定時間里通過總線傳送至FPGA內(nèi)置RAM中暫存，然后狀態(tài)機模塊的作用是控制讀取RAM中暫存的明文數(shù)據(jù)并傳送至3DES模塊中作加密處理，再將處理后的密文數(shù)據(jù)傳送到DS/FH混頻擴頻系統(tǒng)中進行混頻處理，最后經(jīng)中頻混頻放大、射頻調(diào)制后才發(fā)射出去。

JTAG接口的作用是使整個系統(tǒng)與計算機相連，完成整個程序的下載和在線仿真。外部可接1OOM的晶振做為系統(tǒng)的內(nèi)部時鐘。外部存儲器接口的作用是用來外接存儲器存儲程序，在FPGA上電時讀取配置信息使用。

三、3DES加密算法

為了克服DES加密算法的缺陷，人們便推出了3DES加密方案。

3DES算法是DES加密算法的一個更為安全的改進。由于它采用了三個互不相同的密鑰對明文進行加密，因此它具有更高的安全性。由此也可以看出，3DES算法對明文數(shù)據(jù)進行加密，它的密鑰長度相當于168位。該加密算法在大部分情況下所使用的64位分組密碼中，可以算是最安全的了。雖然現(xiàn)在提出來AES加密算法，但由于3DES應(yīng)用廣泛和易于實現(xiàn)，仍然是目前很具有研究意義的加密算法。我們知道，3DES實際上就是執(zhí)行3次DES算法，因此實現(xiàn)3DES的關(guān)鍵就是要實現(xiàn)一個DES核。一個完整的DES算法示意圖如圖3所示。

從圖中可以看出，整個過程由三個階段來完成：初始置換、乘積變換和逆初始置換。大致過程如下：設(shè)m=m1—-m64是64位明文輸入，第一步是初始置換IP發(fā)揮作用，對m的64位輸入進行換位處理；第二步是子密鑰K1-K16發(fā)揮作用，對輸入的明文進行16輪乘積變換，即進行16次相近的迭代處理；第三步是逆初始置換IP-1發(fā)揮作用，得到64位密文c= C1—-C64輸出。之所以進行16輪迭代，是因為兩個重要的目的：一是增加明文的擴散性，二是增加明文的混亂性。這樣做可以避免輸出密文殘留統(tǒng)計規(guī)律，最終目的是使破譯者無法反向推算出算法密鑰。

四、加密仿真結(jié)果

在圖4中，以Verilog HDL語言基礎(chǔ)，進行編程，實現(xiàn)數(shù)據(jù)的加密功能。其中，主時鐘輸入端為clk，使能信號輸入端為en，高電平有效，復(fù)位端為reset，低電平有效。64位明文數(shù)據(jù)輸入端為din，三個互不影響的密鑰的輸入端為key1，key2，key3;它們可以相同也可以不同。dout為64位密文輸出端。

admin

收藏 海報分享